

Patent



FFW

Customer No. 31561  
Application No.: 10/709,824  
Docket No. 12008-US-PA

**IN THE UNITED STATES PATENT AND TRADEMARK OFFICE**

In re application of

Applicant : Shiung  
Application No. : 10/709,824  
Filed : Jun 01, 2004  
For : FREQUENCY SYNTHESIZING AND BACK-END  
PROCESSING CIRCUIT AND METHOD THEREOF  
Examiner :  
Art Unit : 2817

---

ASSISTANT COMMISSIONER FOR PATENTS  
Arlington, VA22202

Dear Sirs:

Transmitted herewith is a certified copy of Taiwan Application No.: 93102108,  
filed on: 2004/1/30.

A return prepaid postcard is also included herewith.

Respectfully Submitted,  
JIANQ CHYUN Intellectual Property Office


Dated: Oct. 11, 2004

By: Belinda Lee  
Belinda Lee  
Registration No.: 46,863

**Please send future correspondence to:**

**7F.-1, No. 100, Roosevelt Rd.,  
Sec. 2, Taipei 100, Taiwan, R.O.C.  
Tel: 886-2-2369 2800  
Fax: 886-2-2369 7233 / 886-2-2369 7234  
E-MAIL: BELINDA@JCIPGroup.com.tw; USA@JCIPGroup.com.tw**

**BEST AVAILABLE COPY**



# 中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE  
MINISTRY OF ECONOMIC AFFAIRS  
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，  
其申請資料如下：

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder

申請日：西元 2004 年 01 月 30 日  
Application Date

申請案號：093102108  
Application No.

申請人：聯詠科技股份有限公司  
Applicant(s)

CERTIFIED COPY OF  
PRIORITY DOCUMENT

局長

Director General

蔡練生

發文日期：西元 2004 年 6 月 2  
Issue Date

發文字號：09320572000  
Serial No.

BEST AVAILABLE COPY

申請日期：	IPC分類
申請案號：	

(以上各欄由本局填註)

## 發明專利說明書

一 、 發明名稱	中 文	頻率合成暨後級處理之電路及方法
	英 文	FREQUENCY SYNTHESIZING AND BACK-END PROCESSING CIRCUITRY AND METHOD THEREOF
二 、 發明人 (共1人)	姓 名 (中文)	1. 熊大為
	姓 名 (英文)	1. SHIUNG, DAVID
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (中 文)	1. 台南市東區東明里32鄰東寧路201巷55號
	住居所 (英 文)	1. NO. 55, LANE 201, DUNGNING RD., EAST CHIU, TAINAN CITY, TAIWAN 701, R.O.C.
三 、 申請人 (共1人)	名稱或 姓 名 (中文)	1. 聯詠科技股份有限公司
	名稱或 姓 名 (英文)	1. Novatek Microelectronics Corp.
	國 籍 (中英文)	1. 中華民國 TW
	住居所 (營業所) (中 文)	1. 新竹科學工業園區新竹縣創新一路13號2樓 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. 2F., No. 13, Innovation Road I, Science-Based Industrial Park, Hsinchu, Taiwan, R.O.C.
	代表人 (中文)	1. 何泰舜
	代表人 (英文)	1. HO, TAI SHUNG



120081W-P11

四、中文發明摘要 (發明名稱：頻率合成暨後級處理之電路及方法)

一種的頻率合成暨後級處理之電路，此電路係包括一全數位頻率合成器，係以內插法之概念及一線性回授移位暫存器合成一頻率，經數位/類比轉換器轉換，以提供數位訊號及類比訊號二種選擇。接著根據所選擇之訊號種類作相對應之混頻，最後以一濾波器去除不必要的雜訊。此法優於習知頻率合成器之複雜數位電路，且只需要簡單之架構而提供更高之合成解析度。本發明亦包括不同之頻率混成器及濾波器作後級處理，以提供不同設計之需要。又，本發明提供一頻率合成暨後級處理之方法。

伍、(一)、本案代表圖為：第——2——圖



(二)、本案代表圖之元件代表符號簡單說明：

200 頻率合成暨後級處理電路

202 記憶單元

六、英文發明摘要 (發明名稱：FREQUENCY SYNTHESIZING AND BACK-END PROCESSING CIRCUITRY AND METHOD THEREOF)

A frequency synthesizing and back-end processing circuitry is provided in the present invention. The circuitry comprises an all-digital frequency synthesizer using interpolation method and a linear feedback shift register for synthesizing a digital sequence of frequency. A digital/analog converter transforms the synthesized frequency signal, so as to provide



四、中文發明摘要 (發明名稱：頻率合成暨後級處理之電路及方法)

204 記憶單元

206 線性回授移位暫存器(Linear Feedback Shift Register, LFSR)

208 多工器(MUX)

210 控制單元

212 數位/類比轉換器(DAC)

214 多工器(MUX)

216 混頻器

218 濾波器

六、英文發明摘要 (發明名稱：FREQUENCY SYNTHESIZING AND BACK-END PROCESSING CIRCUITRY AND METHOD THEREOF)

the option of analog synthesized frequency signal as well. A mixer is coupled to the frequency synthesizer for mixing a VCO or NCO generated signal with corresponding analog or digital synthesized frequency, whereas a filter coupling to the mixer serves to eliminate noise, featuring one of low pass, band pass, and high pass filter. This present invention provides a superior



四、中文發明摘要 (發明名稱：頻率合成暨後級處理之電路及方法)

六、英文發明摘要 (發明名稱：FREQUENCY SYNTHESIZING AND BACK-END PROCESSING CIRCUITRY AND METHOD THEREOF)

resolution of the frequency synthesizer than conventional scheme, as well as optionally adopts various mixers and filters. A frequency synthesizing and back-end processing method is also provided in the present invention.



一、本案已向

國家(地區)申請專利

申請日期

案號

主張專利法第二十四條第一項優先

無

二、主張專利法第二十五條之一第一項優先權：

申請案號：

無

日期：

三、主張本案係符合專利法第二十條第一項第一款但書或第二款但書規定之期間

日期：

四、有關微生物已寄存於國外：

寄存國家：

無

寄存機構：

寄存日期：

寄存號碼：

有關微生物已寄存於國內(本局所指定之寄存機構)：

寄存機構：

無

寄存日期：

寄存號碼：

熟習該項技術者易於獲得，不須寄存。



## 五、發明說明 (1)

### 發明所屬之技術領域

本發明是有關於一種頻率合成器及後級處理之電路，且特別是有關於一種數位頻率合成器之電路，係應用一線性回授移暫存器及簡單邏輯單元構成，及一類比或數位混頻器和一濾波器做合成頻率之後級處理。

### 先前技術

習知技術中，通常頻率合成器有直接頻率合成器、鎖相頻率合成器、與數位合成器可選擇。通常在後級處理一合成頻率之電路中包括一鎖相迴路、一混頻器、及一濾波器。第1圖是習知之後級處理電路示意方塊圖100。請參照第1圖，此電路包括一鎖相迴路(102、104、106)、一混頻器(108)、及一濾波器(110)。其中之鎖相迴路包括一相位偵測器102、一低通濾波器104 (Low Pass Filter, LPF)、及一電壓控制振盪器106 (Voltage Controlled Oscillator, VCO)。此鎖相迴路單元將接收之頻率升頻為射頻頻率後，經該混頻器108與當地振盪頻率混成，再經該濾波器110之濾波得到經處理之合成頻率。

然而上述之鎖相迴路技術存在以下幾個缺點：首先是鎖相迴路在大部分之電路應用上不屬於節省功率之機制；再者，通常一類比電路設計師必須在訊號穩定度與有效率之間做抉擇，而通常是兩者之效果皆不能令人滿意。又者，類比電路通常有生產遷移



## 五、發明說明 (2)

(fabrication migration) 的問題，且傳輸訊號之品質因類比鎖相迴路之迴相頻寬選擇而受影響。

故本發明在此提供一較佳之全數位頻率合成器及其更有選擇彈性之後級處理電路，避免不必要的類比鎖相迴路問題，而以簡單邏輯組成之數位電路配合較精簡之類比電路實現。

### 發明內容

因此本發明的目的就是在提供一種全數位頻率合成器。

本發明的再一目的是提供一種依附頻率合成器之後級處理電路。

本發明提出一種全數位頻率合成器之電路，此電路係由一應用內插法及線性回授移位暫存器(Linear Feedback Shift Register, LFSR)製作之全數位頻率合成器之電路，此頻率合成器之基本概念為儲存二頻率之二元數位資料序列於一移位暫存器中，以內插法之概念，合成介於二預設頻率之間之任意頻率，其解析度由線性回授移位暫存器之級數決定。

本發明中頻率合成器之基本架構係利用二記憶體單元，儲存二參考頻率，例如 $f_1$ 、 $f_2$ ，之數位序列。理論上來說，所有介於二參考頻率之間之頻率均可以此架構合成。其最高頻率解析度為 $|f_1 - f_2| / 2^N$ ，其中 $N$ 為線性回授移位暫存器之級數。該合成器中之多工器由線性回授移位暫存器中之一標的值決定，該標的值與一預設值之



## 五、發明說明（3）

比較結果決定二記憶單元其中之一儲存之資料通過多工位器。當一比較完成，於線性回授移位暫存器中之值便以全數移位電路製成，並重覆該比較步驟。此頻率合成器係以本發明之頻率合成器可實現低複雜度與高頻率解析度。

## 實施方式

請參照第2圖，其繪示依照本發明一較佳實施例的一種頻率合成器電路及其後級處理電路之電路方塊圖。

本發明中頻率合成器之基本架構如第2圖所示。其中，Seq.+’202與’Seq.-’204為二記憶體單元，用以儲存二



## 五、發明說明 (4)

弦波  $\sin(2\pi f_1 t)$  與  $\sin(2\pi f_2 t)$  中之參考頻率  $f_1$  與  $f_2$  之數位序列，例如以一二位元序列表示。在此該二參考頻率係由參考系統頻率產生。理論上來說，所有介於  $f_1$  與  $f_2$  之間之頻率均可以此架構合成。其合成頻率之最高解析度為  $|f_1 - f_2|/2N$ ，其中  $N$  為線性回授移位暫存器 (Linear Feedback Shift register, 以下簡稱 LFSR) 206 之級數，亦即組成該 LFSR 暫存器串之暫存器個數。例如假設欲產生二位元表示之數位序列，且系統頻率為 13.392 MHz，則二參考頻率在此可分別設為  $11392/66 = 202.909 \text{ kHz}$  及  $119392/67 = 199.881 \text{ kHz}$ 。又假設欲合成之頻率為 201 kHz，則記憶體 'Seq. +' 202 與 'Seq. -' 204 中之值可分別表示為

"00000000000000001111111111111111000000000000000  
0-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1" 及

"0000000000000000111111111111111100000000000000  
00-1-1-1-1-1-1-1-1-1-1-1-1-1-1-1"。為了簡便起見，此二序列可分別表示為 "16/17/16/17" 及 "17/17/16/17"。由於  $11392/201 = 66.6269$ ，則傳遞 'Seq. +' 之值之機率為 0.6269。同理，傳遞 'Seq. -' 之值之機率為 0.3731 (即  $1 - 0.6269$ )。若選擇線性回授移位暫存器 206 之級數為 10，則其所產生之多項函數為  $g(D) = 1 + D^3 + D^{10}$ ，係以 Galois 結構表示此線性回授移位暫存器，然而 Fibonacci 結構亦可行。該線性回授移位暫存器之級數於本發明一最佳實施例中設為 10，則其最高解析度為 (202.



## 五、發明說明 (5)

$909 - 199.881) / 210 = 0.002957 \text{ kHz}$ ，且標的頻率值可設定為

$$\text{round}(0.3731 * 1024) / 1024 = 0.3730(10) = 010111110(2)$$

該線性回授移位暫存器預先儲存一標的頻率值。圖中之一第一多工器208之輸出由一控制單元210決定，係線性回授移位暫存器206中之標的頻率值與該預設值比較之結果，當該標的頻率值小於該預設值時，控制單元210選擇由'Seq. +'記憶單元202傳遞之資料231，而當該標的頻率值小於該預設值時，控制單元208選擇由'Seq. -'記憶單元204傳遞之資料233，其中之計時操作由數位時鐘'Digi\_clk'控制。當一序列之比較完成，於線性回授移位暫存器206中之值便位移一位元，並重覆該比較步驟，使與該標的值逐次比較，此處亦以'Digi\_clk'計時；直到合成之頻率達到無法以該線性回授移位暫存器要求之解析度辨別與標的頻率之差異，則得一數位合成頻率239。

接著以一數位/類比轉換器處理該數位合成頻率序列239，得一類比合成頻率訊號241。此時一第二多工器214可選擇輸出該數位合成頻率或該類比合成頻率，由一外來或使用者預設選擇之一控制訊號OUTPUT\_SEL訊號決定。此選擇之訊號243接著傳送至一混頻器216；若前級之該第二多工器選擇數位合成頻率，則對應至一數值控制振盪器(Numerically Controlled Oscillator, NCO)



## 五、發明說明 (6)

進行混頻；若前級之該第二多工器選擇類比合成頻率，則對應至一電壓控制振盪器(Voltage Controlled Oscillator, VCO)進行混頻，此混頻方法之選擇亦由OUTPUT\_SEL訊號決定。

再著，混頻之訊號245傳送至一濾波器218去除不期望之雜訊，至此完成頻率之合成及後級處理。其中之濾波器於本發明之一較佳實施例中，可為一低通濾波器(Low Pass Filter, LPF)、一帶通濾波器(Band Pass Filter, BPF)、甚或一高通濾波器(High Pass Filter, HPF)。

雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。




## 圖式簡單說明

第1圖是習知之一頻率合成器之後級處理電路方塊圖。

第2圖是依照本發明之一較佳實施例之頻率合成暨後級處理電路方塊圖。


## 圖式標記說明

- 100 合成頻率處理電路
- 102 相位偵測器(Phase Detector)
- 104 低通濾波器(Low Pass Filter, LPF)
- 106 電壓控制振盪器(Voltage Controlled Oscillator, VCO)
- 108 混波器
- 110 濾波器(Filter)
- 200 頻率合成暨後級處理電路
- 202 記憶單元
- 204 記憶單元
- 206 線性回授移位暫存器(Linear Feedback Shift Register, LFSR)
- 208 多工器(Multiplexor, MUX)
- 210 控制單元
- 212 數位/類比轉換器(Digital-Analog Converter, DAC)
- 214 多工器(Multiplexor, MUX)
- 216 混頻器
- 218 濾波器



## 六、申請專利範圍

1. 一種頻率合成暨後級處理電路，至少包括：  
一頻率合成器，利用一時脈訊號，據以操作該頻率合成器，該頻率合成器至少包括：  
一第一多工器；  
一第一記憶單元，用來儲存一第一參考頻率，耦接至該第一多工器；  
一第二記憶單元，用來儲存一第二參考頻率，耦接至該第一多工器；  
一暫存器，其儲存一標的頻率，以與一預設值作一逐次比較；  
一控制單元，耦接至該暫存器，由該暫存器之該逐次比較之情況決定該第一參考頻率及該第二參考頻率其中之一可通過該第一多工器；  
一數位/類比轉換器，將通過該第一多工器之一第一訊號轉換為一第二訊號；以及  
一第二多工器，由一控制訊號決定該第一訊號及該第二訊號其中之一通過該第二多工器，以得一第三訊號；以及  
一後級處理電路，至少包括：  
一混頻器，耦接至該第二多工器以接收該第三訊號；以及  
一濾波器，耦接至該混頻器。
2. 如申請專利範圍第1項所述之頻率合成暨後級處理電路，其中該暫存器為一線性回授移位暫存器。



## 六、申請專利範圍

3. 如申請專利範圍第2項所述之頻率合成暨後級處理電路，其中該逐次比較中，其儲存於該線性回授暫存器之該標的頻率與該預設值比較之結果決定傳遞該第一多工器，接著該標的頻率及該第二參考頻率時脈訊號移位一個位元，以標的頻率解析度無法分辨該標的頻率與該預設值之差異。

4. 如申請專利範圍第2項所述之頻率合成暨後級處理電路，其中該線性回授暫存器之級數決定該頻率解析度，該頻率解析度係一比率，由該第一參考頻率及該第二參考頻率之差數比上2的一多次乘幕，其中該多次為該線性回授暫存器之級數。

5. 如申請專利範圍第1項所述之頻率合成暨後級處理電路，其中若該控制訊號選擇該第一訊號通過該第二多工器，則該混頻器將該第三訊號與一數值控制振盪器產生之訊號混頻。

6. 如申請專利範圍第1項所述之頻率合成暨後級處理電路，其中若該控制訊號選擇該第二訊號通過該第二多工器，則該混頻器將該第三訊號與一電壓控制振盪器產生之訊號混頻。

7. 如申請專利範圍第1項所述之頻率合成暨後級處理電路，其中該濾波器為一低通濾波器


8. 如申請專利範圍第1項所述之頻率合成暨後級處理電路，其中該濾波器為一帶通濾波器。




## 六、申請專利範圍

9. 如申請專利範圍第1項所述之頻率合成暨後級處理電路，其中該濾波器為一高通濾波器。
10. 一種頻率合成暨後級處理方法，至少包括：
  - 一頻率合成方法，包括應用內插法合成符合一預設解析度之一合成頻率；以及
  - 一後級處理方法，至少包括一混頻方法及一濾波方法。
11. 如申請專利範圍第10項所述之頻率合成暨後級處理方法，其中該頻率合成方法更包括合成一數位訊號以及將該數位訊號轉換為一類比訊號。
12. 如申請專利範圍第10項所述之頻率合成暨後級處理方法，其中該混頻方法包括與一數值控制振盪方法產生之訊號混頻。
13. 如申請專利範圍第10項所述之頻率合成暨後級處理方法，其中該混頻方法包括與一電壓控制振盪方法產生之訊號混頻。
14. 如申請專利範圍第10項所述之頻率合成暨後級處理方法，其中該濾波方法包括一低通濾波方法。
15. 如申請專利範圍第10項所述之頻率合成暨後級處理方法，其中該濾波方法包括一帶通濾波方法。
16. 如申請專利範圍第10項所述之頻率合成暨後級處理方法，其中該濾波方法包括一高通濾波方法。




100

第 1 圖

200

第 2 圖


第 1/15 頁



第 2/15 頁



第 4/15 頁




第 6/15 頁



第 7/15 頁



第 8/15 頁




第 9/15 頁




第 10/15 頁




第 2/15 頁




第 3/15 頁



第 5/15 頁



第 6/15 頁



第 7/15 頁



第 8/15 頁



第 9/15 頁




第 10/15 頁




第 11/15 頁




第 11/15 頁




第 12/15 頁



第 13/15 頁



第 14/15 頁



第 15/15 頁



**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- BLACK BORDERS**
- IMAGE CUT OFF AT TOP, BOTTOM OR SIDES**
- FADED TEXT OR DRAWING**
- BLURRED OR ILLEGIBLE TEXT OR DRAWING**
- SKEWED/SLANTED IMAGES**
- COLOR OR BLACK AND WHITE PHOTOGRAPHS**
- GRAY SCALE DOCUMENTS**
- LINES OR MARKS ON ORIGINAL DOCUMENT**
- REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY**
- OTHER: Bar Code**

**IMAGES ARE BEST AVAILABLE COPY.**  
As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.